イーサネットのデザインは、通常、IEEEやOIFでの仕様の標準化前に開始しますが、1.6Tbpsイーサネットも例外にもれず、高速SerDesを必要とする広範なアプリケーションのためのSoC向けに、多くのユーザーが、設計を開始しています。したがって、1.6Tbpsの実現に向けて必要なすべての要件を満たすために、224Gbps SerDesの早期のシリコン検証が求められます。​

本セッションでは、DSP、フォワード・エラー・コレクション、PAM4 vs PAM6など、設計者が、1.6Tbpsへ確実に移行するために、考慮しなければならないアーキテクチャについてご説明します。

イメージング・デバイスとディスプレイ・デバイスはリアル感や臨場感を上げるため年々画素数が増え、フレームレート、リフレッシュレートも上がっており消費者が購入する際、重要視する仕様項目になっています。
これに対応するインターフェイス規格であるMIPI、HDMI, DisplayPortの各インターフェイスと、規格の画素数やフレームレート以外の機能のバージョンアップトレンドについてご説明します。また、車載、モバイルデバイスやテレビ、さらにIOTデバイスなどのアプリケーションにおける複雑化するユースケースの事例について説明と考察をします。最後にシノプシスのIPポートフォリオを適用した例をご紹介します。

UCIeは他のマルチ・ダイ接続プロトコルと比較して、完全なプロトコル・スタック、スタンダードおよびアドバンスド・パッケージへの対応、電力効率、低レイテンシといった点で独自のメリットを発揮しており、業界を席巻しています。このようなUCIeを適用することで、異なるノード同士、あるいは複数ベンダのシリコンを単一パッケージに実装するようなソリューションを可能にします。
本セッションでは、UCIe規格を適用することの利点や近年注目されているマルチ・ダイの時代をいかに生き抜いていくかに注目し、システム構築を進めるうえで必要となる量産テスト、システムの健全性のモニタリングやセキュリティに対するアプローチも含めてご紹介します。